差分测试 · 波形分析
仿真与调试
通过 NEMU 差分测试、Verilator 仿真、FST 波形与 GTKWave 分析，结合 Abstract Machine 测试集、riscv-tests、自编测试程序和执行跟踪工具进行调试。
数字集成电路 · 寄存器传输级设计 · 片上系统
多周期 RISC-V 处理器与片上系统
一生一芯学习项目。本人主要负责处理器寄存器传输级设计及项目相关硬件的开发、集成和调试；NEMU、Abstract Machine、ysyxSoC 基础设施及第三方 IP 均按原有归属使用。
处理器架构
实现遵循 RV32E 指令集架构与应用二进制接口约定的多周期处理器，按取指、译码、执行、访存和写回组织控制流程，通过有效—就绪握手机制处理可变延迟的存储器访问。
- 个人工作
- 处理器寄存器传输级设计及项目相关硬件设计、集成与调试
- 项目状态
- 持续开发
- 硬件描述语言与软件
- Verilog、SystemVerilog、Chisel、C、C++、RISC-V 汇编
主要实现内容
- 整数算术、逻辑移位、分支跳转，以及字节、半字和字的加载与存储控制。
- 控制状态寄存器访问、ECALL、MRET 及相关陷阱进入/返回控制。
- 处理器侧 AXI 总线仲裁器，并将个人处理器接入官方 ysyxSoC AXI/APB 总线系统。
- SDRAM 与 QSPI PSRAM 行为模型、控制器适配、数据宽度扩展、闪存与就地执行和启动程序调试。
存储系统调试
- 排查 SDRAM 的列地址选通延迟、突发长度、读数据和读数据有效信号时序问题。
- 定位并调试地址镜像及存储体与行地址控制问题。
- 修改启动程序、链接脚本与内存布局，开展 RT-Thread 系统镜像的外部存储启动调试。最终运行状态尚未形成可展示结论。
项目说明
NEMU、Abstract Machine、官方 ysyxSoC 互连系统、基础 SDRAM/PSRAM 控制器和 PS/2 接收器包含上游或第三方代码。当前项目未实现硬件 M 扩展、高速缓存与内存管理单元，也未展示 FPGA 验证、性能、面积或频率数据。